PATENT ABSTRACTS OF JAPAN

(11) Publication number:

62-137933

(43) Date of publication of application: 20.06.1987

(51) Int. CI.

H04L 1/22 H04L 1/02

(21) Application number : 60-279901

(71) Applicant: FUJITSU LTD

(22) Date of filing:

12. 12. 1985

(72) Inventor: KUME TOMIYUKI

NAKAYAMA HIDEKI KAWAGUCHI KAZUHIKO


YONEYAMA FUJIO

(54) RADIO SYSTEM WITH ERROR CORRECTION

(57) Abstract:

PURPOSE: To improve the line quality by selecting an output without any error from outputs of 2 sets of receivers operated in parallel so as to reduce the bit error in the output.

CONSTITUTION: Two systems of receivers SYS1, SYS2 have the same constitution. A high frequency input is inputted in parallel to receivers 1-1, 1-2, fed to descramblers 2-1, 2-2, where scrambling is released. The signal is subjected to code speed conversion by speed conversion circuits 3-1, 3-2, the result is stored respectively in memories 5-1, 5-2 together with the data in the parity bit insertion period. Synchronization detection circuits 4-1, 4-2 detect the frame synchronization from the speed conversion circuit, gives it to the descramblers respectively to decide the timing multiplying



scrambling codes. In the speed conversion circuits, the parity of the input signal is checked to generate parity check bits 1, 2. A selector 6 selects any output of the memories 5-1, 5-2 based on the parity check bit of both the systems to generate a base band output.

LEGAL STATUS

[Date of request for examination]
[Date of sending the examiner's decision of rejection]
[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

⑩ 日本 国特許庁(JP)

⑪特許出願公開

四公開特許公報(A) 昭62 - 137933

(f) Int Cl. 4

識別記号

庁内整理番号

@公開 昭和62年(1987)6月20日

H 04 L 1/22

1/02

6651-5K 7251-5K

審査請求 未請求 発明の数 1 (全5頁)

49発明の名称 誤り訂正のある無線方式

> 创特 願 昭60-279901

23出 願 昭60(1985)12月12日

富 幸 砂発 明 者 久 米 邻発 明 者 中山 秀 樹 彦 ⑫発 明 者 Ш ⑫発 明 者 米 山 富士夫

川崎市中原区上小田中1015番地 川崎市中原区上小田中1015番地

川崎市中原区上小田中1015番地 富士通株式会社内 富士通株式会社内 富士通株式会社内 川崎市中原区上小田中1015番地 富士通株式会社内

の出 阴 人 富士诵株式会社

弁理士 玉蟲 久五郎

川崎市中原区上小田中1015番地

外1名

叨 細

1. 発明の名称

が代 理

人

誤り訂正のある無線方式

2. 特許請求の範囲

ディジタル化された信号を受信する受信装置に おいて、

並列に運転される2台の受信機 (101,102)と、 該各受信機(101,102) の出力データを格納する メモリ(103,104) と、

該各メモリの出力から対応する受信機(101,102) のパリティチェック結果が正しい方を選択して出 力するセレクタ手段(105) とを具えてなることを 特徴とする誤り訂正のある無線方式。

3. 発明の詳細な説明

(概 要)

並列運転される2台の受信機が同じピット位置 に誤りを生じる確率は極めて小さいことを利用し て、両受信機の出力をメモリに格納して、パリテ イチェック結果が正しい方の受信機に対応するメ モリ出力を選択して出力するようにしたので、出 力におけるピット誤りを小さくすることができ、 回線品質を向上させることができる。

(産業上の利用分野)

本発明は誤り訂正機能を有する無線方式に係り、 特に並列に動作する2台の受信機の出力から誤り を生じていない側の出力を選択することによつて、 誤り率の改善を図るようにした、誤り訂正のある 受信方式に関するものである。

ディジタル化された信号を無線回線を経て伝送 する場合、受信機自体の内部雑音に基づいてビッ ト誤りを発生するが、通信回線の品質向上のため に、このような誤り率が極力小さいことが要望さ れる.

(従来の技術)

従来、受信機の内部雑音や問器の不完全性に基

づいて、メモリ5-1.5-2のいずれかの出力を選択 して、ベースパンド出力を発生し扱送満局へ送出 する。

第1妻は第2図におけるセレクタ6の選択動作を説明したものである。パリティチェックピットは爾系ともピット数りが検出されないときハイレベル(H)、検出されたときローレベル(したいなるものとする。通常、SYS1は現用系、SYS1はでは全なときはSYS1の出力が選択される。両系が同時に誤りを生じたときは、YS1が選択される。

第 1 表

パリティチェックビット① パリティチェックビット②	Н	L
н	SYSI	SYSI
L	SYS2	SYSI

第3図はセレクタにおける入力切り替えの例を示したものである。同図において実線で示すパリティチェックピットは誤りがない場合、破線で示すものは誤りがあつた場合を示し、(()で示すようにSYS1においてデータ2について誤りが検出されたときはSYS1の出力が選択され、(3)で示すようにSYS1、SYS2においてデータ3について誤りが検出されたときはSYS1の出力が選択されることを説明している。

第4図は両系統の受信機における誤りピットの 発生を説明したものであつて、SYS1、SYS 2においてそれぞれ図示のように誤りピットを発 生したとしても、誤り率(BER)が例えば10-6 程度に低いときは、両系統における誤りピットが 同時に発生する確率は極めて小さい。本発明の方 式では、セレクタによつて常に誤りが発生してい ない側の受信機の出力を選択するので、セレクタ


出力には誤りが含まれないことが示されている。


第5 図は本発明方式を適用した無線回線の構成 例を示したものである。同図は送信側も二重化し た例を示し、ベースパンド入力信号はハイブリツ ド (H) 11において 2 分され、互に現用、予備の · 関係となる両送信系TSYS-1, TSYS-2 のいずれか一方を経て無線信号に変換されて送出 される。両送信系において、バイポーラユニボー ラ変換回路 (B/U) 12-1.12-2は順送偏局から のバイポーラ符号からなるベースパンド入力を、 無線回線におけるユニポーラ符号に変換して出力 する送信ディジタルプロセツシングユニツト(T DPU) 13-1,13-2は、例えばPSK送信のため に必要な符号処理を行う。送信機 (Tx)14-1, 14-2 は入力信号を無確信号に変換して送出す る。両系において派字1はTSYS-1を、添字 2 はTSYS-2をそれぞれ示している。

受信系もRSYS-1、RSYS-2の2系統からなるが、両系統は並列運転され、健全な系の信号が選択的に出力される。両受信系において、

受信機 (Rx) 15-1.15-2 は入力無線信号を受 信する。受信デイジタルプロセツシングユニツト (R DPU) 16-1,16-2 は受信信号に送信例 におけると逆の符号処理を行つて、ユニポーラ符 号を再生し、それぞれの内部におけるメモリに斎 似する。さらにR DPU16-1,16-2はそれぞれ の系の信号のパリテイチエックを行つて、パリテ イチェツクビツトを発生して相互に供給する。こ れによつて第1妻に示されたようにメモリ出力の 制御が行われて、パリティチェツク結果が正しい 方のメモリ出力が発生する。ユニポーラバイポー ラ変換回路 (U/B) 17-1,17-2 は、入力された ユニポーラ信号をバイポーラ信号に変換して出力 する。スイツチ回路18は非常用のためのもので、 常時はU/B17-1,17-2の出力を並列に接続して ベースパンド出力として図示されない搬送端局へ 送出するが、いずれか一方の受信系に障害が生じ たときは、スイツチ回路18は障害を発生していな い側の受信系の出力に固定される。

特開昭62-137933 (5)






|···受信機(Rx)

2 ··· 受信ディジタルプロセッシングユニット(R DPU) 3 ··· ユニポーラ パイポーラ 涙視回路 (U/B)

従来のエラー検出方式を示す図

第 6 図



C/N と誤り率の関係を示す図

第 7 🛭